DIGITAL PROCESSING DEVICE

Patent number:

JP7135447

Publication date:

1995-05-23

Inventor:

KODAMA YASUMASA

Applicant:

SONY CORP

Classification:

- international:

H03H17/02; H03H17/06; H03H17/02; H03H17/06;

(IPC1-7): H03H17/02; H03H17/06


- european:

Application number: JP19930282389 19931111 Priority number(s): JP19930282389 19931111

Report a data error here

Abstract of JP7135447

PURPOSE:To provide a digital processing device in which plural kinds of digital filter processing are conducted selectively making possible the reduced hardware scale and the reduction in the manufacture cost. CONSTITUTION:An operation signal S20 in response to the operation of a key board 20 by the user is outputted to a CPU 10, and based on a control signal from the CPU 10, selected LPF data 14, for example, are outputted to an FPGA 8. Then the digital circuit corresponding to the LPF data 14 is built up in the FPGA 8. Then a digital signal from an A/D converter circuit 4 is subjected to low pass filter processing by the digital circuit built up in this way and the processed digital signal is outputted from the FPGA 8.



Data supplied from the esp@cenet database - Worldwide

4 計 华 噩 **₹** (18) 日本区本部庁 (JP)

裁(4)

(11)特許出願公開番号

特開平7-135447

(43)公開日 平成7年(1995)5月23日

(51) Int.C.	超别配号	广内整理番号	FI	技術表示 箇所
H03H 17/02	•	8842-5J		
	Ξ	8842-5.1		
	۵.	8842-5J		
17/08	В	8842-5.3		

9 1 ₩ 審査部状 末緯水 耐水項の数3 01


(21) 出資路号	特顧平5-282389	(71) 出版人 000002185	000002185	
(22) (11間日	平成5年(1933)11月11日		7.4.1.4% A.M. 6.7.目 7.435号 原元:46元	
		46×40×	ACK 女正 東京都品川区北品川6丁目7番35号 ソ - 本ゴクシセ	77
		(74)代理人	(74)代理人 护理士 佐藤 隆久	

ディシタル処理被問 (54) [発明の名称]

[21] [要約]

の低下を図れる複数の種類のディジタルフィルタ処理を (目的) ハードウェア規模の縮小化および製造コスト 遊状的に行うディジタル処理装置を提供する。

構築される。そして、この構築されたディジタル回路に よって、A/D変換回路4からディジタル信号がローバ スフィルタ処理され、処理されたディジタル信号がFP 操作信号S20がCPU10に出力され、CPU10か らの制御信号に基づいて、選択された例えばLPFデー タ14がFPGA8に出力される。そして、FPGA8 において、LPFデータ14に応じたディジタル回路が 【構成】 ユーザによるキーボード20の操作に応じた GA8から出力される。



【踏束項1】プログラムに応じたディジタル演算回路を (特許甜来の範囲)

前配複数の種類のフィルタ処型を行うディジタル演算回 洛の構成をそれぞれ配述した複数のプログラムを記憶す ば成するゲートアレイと、

前配配位手段に配位された複数のプログラムを選択的に 前配ゲートアレイに出力する制御手段とを有し、 フィールドで希望するディジタルフィルタ処理回路を構

成するディジタル処理装配。

[開求項2] 前記複数の種類のフィルタ処理は、ローパ スフィルタ処理である請求項1配敬のディジタル処理装 スフィルタ処理、パンドパスフィルタ処理およびハイパ

【甜欢項3】 前記ゲートアレイは、FPGA (Field Pr ogrammable Gate Array)である語永項1または翻水項2 記載のディジタル処理装置

[発明の詳細な説明]

[産業上の利用分野] 本発明は、複数の種類のフィルタ 処理を選択的に行う、ハードウェアの構成がプログラム 可能なディジタル処理装置に関する。 [0001]

[0002]

ジタル資質回路では、アナログ入力信号がA/D変換回 **与に応じた処理A、B、Cが回路A、B、Cにおいてハ** は、図3(A)に示すように、処理A、B、Cのそれぞ 路にて、ディジタル信号に変換され、このディジタル信 D/A変換回路にてD/A変換され出力信号として出力 【従来の技術】複数の租類のディジタル演算処理を、条 件に応じて選択的にハードウェアで行うディジタル処理 ば、処理A、B、Cを条件に応じて選択的に行う場合に **―ドウェア的に行われ、処理結果が、条件に応じてスイ 装置がある。このようなディジタル処理装置では、例え** れに応じた回路A、B、Cが設けられている。このディ ッチ回路によって選択的にD/A変換回路に出力され、

よってBPF処理されたディジタル信号およびHPF回 LPF回路、BPF回路およびHPF回路を内蔵する構 よってLPF処理されたディジタル信号、BPF回路に 路によってHPF処理されたディジタル信号が、スイッ チ回路によって、選択的にD/A 変換回路を介して出力 される。このとき、例えば、LPF処理を行っている欧 理、パンドパスフィルタ (BPF) 処理およびハイパス フィルタ(HPF)処理を選択的に行う場合には、従来 成となる。このディジタル処理装置では、LPF回路に のディジタル処理装置は、は図3 (B) に示すように、 には、BPF回路およびHPF回路は使用されていな [0003] 例えば、ローバスフィルタ (LPF) 処

8 [0004]また、複数の種類のディジタル演算処理

DSP (Digital Signal Processor) によってソフトウ を、各処理の租割に応じた複数のプログラムを選択的に ェア的に処理することも可能である。

8

に、複数の種類のディジタル資算処理を各処理に応じた 回路を選択的に用いて行うと、処理の種類に応じた数の 回路をディジタル処理装置は内蔵しなければならず、デ ィジタル処理装囧のハードウェア規模が大きくなり、ま 【発明が解決しようとする課題】しかし、上述したよう た、嗄造コストが高くなるという問題がある。例えば、

特に、フィルタ処理を行うディジタル処理装置では、条 (B) に示すディジタル処理装置には、装置完成後にフ 上述した図3 (B) に示すディジタル処理装置では、各 フィルタ回路が1万ゲート規模とすると、少なくとも3 万ゲート規模と非常に大規模な回路となる。さらに、こ のディジタル処理装置では、一般的に、特定の処理に専 用の回路を用いているため、処理内容に変更が生じた場 合に回路機能の変更が困難であり、また、生産台数が少 件に応じてフィルタの特性を変更する場合が多く、図3 ない場合には製造コストが高くなるという問題もある。 22

イルタ特性の変更に応じてフィルタ回路の変更を行うこ は、ハードウェア規模および製造コストの面での問題は [0006]また、上述したDSPを使用する場合に とは通常できないという問題がある。

P あるいはCP Uを用いたソフトウェアによる信号処理 オ信号などをディジタル方式でフィルタリングする場合 のように、高速な信号処理が要求される場合には、DS では、処理速度が表示速度に迫従できないという問題が ドウェア的に処理を行う場合に比べて処理速度が遅いと いう問題がある。特に、画像処理などに用いられるビデ 解消されるが、ソフトウェア的に処理を行うため、ハー

常、単一の処理に応じたプログラムに基づいてをFPG えとしてFPGAを使用しており、一般的に、その機能 [0007]ところで、一般のロジックゲートアレイよ Aの設定を行い、単一の機能のゲートアレイアの置き換 ザがフィールドでプログラム可能なゲートアレイである (ASIC) として数千ゲート以上の規模を持ち、ユー FPGA (Field ProgrammableCate Array)が知られて いる。しかし、従来のFPGAを用いた処理では、通 りゲート数が少ないが、特定用途向け半導体デバイス の変更についての効果的な対策は施されていない。

[0008] 本発明は上述した従来技術の問題に鑑みて なされ、複数の種類のディジタルフィルタ処理を選択的 に行うことができ、ハードウェア規模の縮小化および製 造コストの低下を図ることができるディジタル処理装置 を提供することを目的とする。また、本発明は、ディジ タルフィルタ処理の内容の変更に伴い、回路構成を簡単 に変更することができるディジタル処理装置を提供する ことを目的とする。さらに、本発明は、ディジタルフィ 1954-1-1324

ルタ処理を高遠に行うことができるディジタル処理回路 を提供することを目的とする。

れた複数のプログラムを選択的に前紀ゲートアレイに出 ゲートアレイと、前配複数の匍匐のフィルタ処理を行う ディジタル演算回路の構成をそれぞれ記述した複数のプ 力する制御手段とを有し、フィールドで希望するディジ は、プログラムに応じたディジタル資質回路を構成する ログラムを記憶する記憶手段と、前記記位手段に記憶さ [概題を解決するための手段] 上述した従来技術の問題 点を解決するためのに、本発明のディジタル処理装置 タルフィルタ処理回路を構成する。

【0010】また、本発明のディジタル処理回路におけ る前配複数の種類のフィルタ処理は、例えば、ローパス フィルタ処理、パンドパスフィルタ処理およびハイパス フィルク処理である。

[0011] さらに、本発明のディジタル処理装置にお ける哲配ゲートアレイは、FPGA (Field Programmab le Gate Array)である.

[0012]

た例えばローパスフィルタ処理を行うディジタル演算回 してのFPGAに出力される。そして、FPGAにおい て、入力されたプログラムの記述に応じて、ブロック内 行うディジタル資算回路が構成される。そして、FPG ィジタル信号に対してローパスフィルタ処理がハードウ 配位されている。そして、ユーザからの指示に応じた制 御手段からの制御信号に基づいて、記憶手段に記憶され **物理と相互配線とが決定され、ローバスフィルタ処理を** Aにおいて構成されたディジタル資算回路を用いて、デ [作用] 本発明のディジタル処理装置では、例えば、予 ルタ処理およびハイパスフィルタ処理を行うディジタル 資算回路の構成をそれぞれ配述した複数のプログラムが 路の构成を紀述したプログラムが例えばゲートアレイと め配像手段にはローパスフィルタ処理、パンドパスフィ ェア的に行われる。

[0013]

は、図1に示すように主に、FPGA8、CPU10お 回路4からディジタル倡号S4を入力し、D/A変換回 路6にフィルタリング処理されたディジタル信号S8を 【実施例】本発明の実施例に係わるディジタル処理装置 について説明する。図1は本史施例のディジタル処理装 よびメモリ12で構成される。FPGA8はA/D変換 陞1を説明するための図である。ディジタル処理装置1

[0014] A/D変換回路4は、アナログ入力信号を S0を入力し、これをディジタル変換して変換されたデ ィジタル信号をFPGA8に出力する。D/A変換回路 6は、FPGA8からフィルタリングされたディジタル 信号S8を入力し、これをアナログ変換し、変換された アナログ出力信号S6を出力する。

[0015] メモリ12には、FPGA8においてLP F回路、BPF回路およびHPF回路を実現するための LPFデータ14、BPFデータ16およびHPFデー タ18が記憶されている。 [0016] CPU10は、ユーザによる操作に応じた キーボード20からの操作信号S20に応じて、メモリ 12に記憶されたLPFデータ14、BPFデータ16 およびHPFデータ18を選択的にFPGA8に出力す

に応じたBPF回路、あるいは、HPFデータ18に応 じたHPF回路である。FPGA8は、A/D変換回路 4から入力したディジタル信号S4を、上記構成された ハードウェア回路によってフィルタ処理を行い、フィル タリングされたディジタル信号 S.8 をD/A 変換回路 6 に出力する。FPGA8は、PLDと比べるとハードウ エアを実現できる論理の規模も大きく、構造はゲートア **一夕に基づいて、比較的小規模な論理プロックを規則的** たデータに応じたハードウェア回路を構成する。本実施 PFデータ14に応じたLPF回路、BPFデータ16 [0017] FPGA8は、CPU10から入力したデ に並べ、ブロック内論理と相互配線とを決定し、入力し 例においてはFPGA8が構成するハードウェアは、L アイに沿い。

【0018】次に、ディジタル処理装置1の使用方法に ついて説明する。

ータ14、BPFデータ16およびHPFデータ18が ステップS1:ユーザによるキーボード20の操作に応 じた操作倡号S20がCPU10に出力され、LPFデ メモリ12に配憶される。

S

ステップS2:ユーザによるキーボード20の操作に応 信号S20がCPU10に出力される。そして、CPU 10からの制御信号に基づいて、メモリ12に記憶され て、LPFデータ14に基づいて、FPGA8のブロッ じて、例えばLPF処理が選択され、これに応じた操作 ク内論理と相互配線とが決定され、LPF処理を行うフ たLPFデータ14がFPGA8に出力される。そし イルタ回路が構成される。

回路6においてアナログ変換され、アナログ出力信号S イジタル変換されたディジタル信号S4がA/D変換回 LPFフィルタ処理されたディジタル信号がD/A変換 [0019] ステップS3:アナログ入力信号S0がデ 路4からFPGA8に入力され、FPGA8に構成され たフィルタ回路によってLPFフィルタ処理が行われ、 6として出力される。

ば、フィルタの特性を変更したい場合にはステップS5 ステップS4:ステップS3の実行結果に応じて、例え を実行する。

じて、変更したフィルタの特性に応じたLPFデータが ステップS5:ユーザによるキーボード20の操作に応 メモリ12に紀位される。その後、変更したLPFデー

8

りに広じたフィルク処理が実行される。

に、本実施例のディジタル処理装置1によれば、ディジ タルフィルタ処理をハードウェアを用いて行うため、遠 ジタル処理装置1によれば、ディジタルフィルタ処理の フィルタ処理およびハイパスフィルタ処理を選択的に行 うことができ、ハードウェア規模の縮小化および製造コ 内容の変更に伴い、フィールドで希望するディジタルフ 【0020】上述したように、本実施例のディジタル処 **聖装置1によれば、ローパスフィルタ処理、パンドパス** ストの低下を図ることができる。また、本実施例のディ イルタ処理回路を簡単に構成することができる。さら

[図2] 図1に示すディジタル処理装置の使用方法を脱

月するためのフローチャートである。

【図3】(A)、(B)は従来技術を説明するための図

[符号の説明]

い処理速度を得ることができる。

785.

【図1】本発明の実施例に係わるディジタル処理装置の

構成図である。

ジタルフィルタ処理の内容の変更に伴い、フィールドで **【発明の効果】上述したように、本発明のディジタル処 理装置によれば、ローパスフィルタ処理、パンドパスフ ィルタ処理を選択的に行うことができ、ハードウェア規** ィルタ処理およびハイパスフィルタ処理などの複数のフ る。また、本発明のディジタル処理装置によれば、ディ 模の縮小化および製造コストの低下を図ることができ [0021]

1・・・ディジタル処理装配 4 · · · A / D 変換回路 4

14 · · · LPFデータ

18 · · · HPF データ 16 · · · BPFデータ

20・・・キーボード

希望するディジタルフィルタ処理回路を簡単に構成する

6 · · · D/A 变锁回路

8 · · · FPGA 10...CPU 12···メモリ

[<u></u>

[図2]

BPFデータ HPF7-4 LPF 7-5 FPGA 중 ş オーボード

/モリのデータ変更

₹

ことができる。さらに、本発明のディジタル処理装置に よれば、ディジタルフィルタ処理をハードウェアを用い

て行うため、遠い処型速度を得ることができる。

[図面の簡単な説明]

[23]

9

